解鎖更高良率，托托科技無掩模光刻機精準攻克套刻誤差難題

套刻誤差（Overlay Error）是半導體制造中衡量不同工藝層圖形對準精度的關鍵參數(shù)，主要出現(xiàn)在多層芯片結構的光刻工藝中。當前層圖形與參考層圖形在平面位置發(fā)生偏差時，即產(chǎn)生套刻誤差。

誤差主要由設備精度（約占 40%）、光刻工藝（約占 50%）、掩模誤差及測量偏差等因素導致。其中工藝波動的影響尤為顯著：刻蝕時等離子體在晶圓邊緣偏轉可導致數(shù)納米偏移；高溫退火釋放薄膜應力，使晶圓翹曲產(chǎn)生放射狀誤差；化學機械拋光可能非對稱損傷對準標識，引入測量偏差。

晶圓邊緣區(qū)域內由刻蝕工藝產(chǎn)生的套刻誤差
（a）晶圓邊緣等離子體刻蝕傾斜示意圖；（b）刻蝕工藝變化導致的套刻誤差示意圖；（c）套刻標識和器件結構在晶圓中心和晶圓邊緣經(jīng)過刻蝕之后的切片形貌圖；（d）M1A 和M1B 套刻誤差分布；（e） M1A和M1B 套刻誤差沿半徑方向的分布圖

制程中，三維堆疊結構使誤差疊加效應加劇，3D NAND 的多層堆疊會因應力累積產(chǎn)生環(huán)形誤差分布，對補償算法提出更高要求。

三維NAND 器件的套刻誤差來源，以及ADI-AEI 套刻誤差的可能分布
（a）不同存儲層之間的套刻誤差及主要影響因素示意圖；（b）晶圓尺寸范圍內可能出現(xiàn)的刻蝕與光刻之間的套刻誤差分布

隨著極紫外光刻與三維集成技術發(fā)展，套刻控制正從單一工藝優(yōu)化轉向多域協(xié)同：設備、材料、算法的深度融合，將推動套刻精度向亞納米級邁進，為集成電路持續(xù)突破物理極限提供關鍵支撐。

資料來源：張利斌，韋亞一《集成電路制造工藝波動與對準套刻技術》

托托科技專注于無掩模紫外光刻技術，其研發(fā)和生產(chǎn)的無掩模光刻機可通過以下方式保障套刻精度：

采用高性能直驅電機：保證套刻精度和高達6英寸畫幅的圖形拼接。
運用實時預覽技術：托托科技無掩模光刻機具備實時光刻圖形預覽功能，可實現(xiàn)所見即所得的精準套刻，能讓操作人員及時發(fā)現(xiàn)并調整可能出現(xiàn)的套刻誤差，降低了精準套刻的難度。

應用全局畸變矯正算法：通過全局畸變矯正算法，可有效提高全畫幅套刻精度，如 UV Litho -ACA Pro+型號光刻機采用該算法后，5mm×5mm套刻精度可達到 350nm，50mm×50mm 套刻精度可達到700nm。

精確控制工藝參數(shù)：通過精確控制曝光劑量、焦點位置和顯影時間等關鍵工藝參數(shù)，提高光刻圖形的精度和均勻性，減少因工藝參數(shù)波動導致的套刻誤差。