在 PCI Express （PCIe） 系統的上電序列期間，參考時鐘 （REFCLK） 和邊帶信號可能沒有達到其所需的穩(wěn)定性或作容差。PERST# （PCIe Reset） 信號是由根復合體 （RC） 驅動的低電平有效、漏極開路輸出。它用于在系統的電源和 clock 信號穩(wěn)定時將端點 （EP） 器件保持在 reset 狀態(tài)。

PERST# 信號保持置位 （保持低電平），直到 RC 確認電源軌和 REFCLK 穩(wěn)定。一旦這些都在規(guī)范范圍內，RC 就會置低（釋放）PERST#，向端點設備發(fā)出信號，表明系統已準備好開始 PCIe 鏈路初始化。

從 endpoint 的角度來看，PERST# 的置低充當 global reset release，并指示 power 和 clocks 有效，允許 endpoint 開始其 PCIe link 訓練和初始化過程。
為確保根復合體 （RC） 和端點 （EP） 之間的鏈路初始化和作成功，必須遵守以下時序要求：

深圳市歐奧電子科技有限公司為您提供 PCIe 低功耗邊帶信號分析儀，幫助您捕獲和分析電源轉換期間的關鍵信號行為。